据台湾媒体报道，台积电2nm研发提前，采用全新多桥沟道场效应晶体管（MBCFET）架构。业界预计台积电的2nm将于2023年下半年推出，这将有助于其未来继续赢得大订单并击败三星。
台积电2nm工艺研发取得重大突破！
据台湾媒体报道，与3nm、5nm采用FinFET架构不同，台积电2nm采用了全新的多桥沟道场效应晶体管（MBCFET）架构，研发进度提前。
根据台积电近年来的整个先进制程布局，业界预估台积电的2nm将于2023年下半年推出，这将有助于其未来继续赢得苹果、惠达等主要厂商的先进制程大订单，超越三星。
台积电：首次官宣2nm工艺，研发进度提前
几十年来，半导体行业的进步背后一直有一条黄金法则，即摩尔定律。
摩尔定律指出，每18到24个月，集成电路上可容纳的元件数量就会增加一倍，芯片的性能也会增加一倍。
然而，在摩尔定律放缓甚至失效的今天，全球各大半导体公司仍在拼命“战斗”，希望能够率先夺取制造工艺布局的制高点。
台积电5nm已量产，3nm预计2022年量产，2nm研发取得重大突破！
去年6月，台积电正式宣布启动2nm工艺研发。
根据台积电给出的指标，2nm工艺是一个重要节点。 Metal Track（金属单元高度）保持在5x，如3nm，而Gate Pitch（晶体管栅极间距）减小至30nm，Metal Pitch（金属节距）减小至20nm，比3nm小23%。
台积电2nm采用基于环栅技术（GAA）的MBCFET架构，解决FinFET因工艺微缩导致的电流控制泄漏的物理极限问题。
同时，极紫外（EUV）微开发技术的改进，使得台积电开发多年的关键纳米片（Nano Sheet）堆叠技术更加成熟，良率提升进度比预期更加顺利。
台积电2纳米制程芯片生产工厂位于新竹，建厂所需土地已取得。
台积电目前拥有13座晶圆厂，其中6座位于新竹，包括12英寸超大晶圆厂12A及晶圆厂12B、8英寸晶圆厂3及晶圆厂12B。 Fab 5和Fab 8，以及用于6英寸晶圆的Fab 2。
除了六座晶圆厂外，台积电旗下四座封测厂中，先进封测一厂也位于新竹科学园区。
FinFET替代品涌现，GAA技术更新摩尔定律
随着技术不断发展，工艺节点工艺也在不断突破极限。
在现在广泛使用的FinEFT技术提出之前，根据摩尔定律，芯片工艺节点工艺的极限是35nm。
2011年初，英特尔推出了商用FinFET，并在其22纳米第三代酷睿处理器上首次使用了FinFET技术。台积电等主要半导体代工厂也开始推出自己的FinFET。
从2012年开始，FinFet开始向20mm节点和14nm节点推进。
而且，依托FinEFT技术，芯片工艺节点工艺已经发展到7nm、5nm甚至3nm，也遇到了瓶颈。
FinFET本身尺寸缩小到极限后，无论是鳍距、短沟道效应、漏电和材料限制，晶体管制造都变得岌岌可危，甚至物理结构都无法完成。
环绕栅极(GAA) 是FinFET 技术的演变。沟道由纳米线组成，四面被栅极包围，从而再次增强栅极对沟道的控制能力，有效减少漏电。
与目前的7nm工艺相比，3nm工艺的具体指标为：核心面积减少45%，功耗降低50%，性能提升35%。
事实上，GAA只是一个技术名称。台积电的GAA逻辑流程与三星电子的GAA肯定不同。
先进制程之争：台积电与三星竞争激烈，英特尔则笑而不语
台积电与英特尔、三星并称为半导体制造业“三巨头”。在芯片制造工艺逐渐缩小的道路上，三大巨头互相追逐。
当英特尔最终宣布恢复两年研发周期时，三星和台积电已经将5纳米量产提上日程。目前，只有台积电和三星公开表示拥有5nm芯片制造能力。
台积电已进入2nm全能栅极场效应管GAA研发。其竞争对手三星早在2年前推出3nm技术工艺时就宣布从FinFET转向GAA，并“做出了很大的承诺”：将在2030年超越台积电，实现全球领先的芯片代工。
这也算是吹响了两家公司在2-3nm工艺上的市场战的号角。
为了抢在台积电之前完成3nm的研发，三星的芯片制造工艺直接从5nm升级到3nm，直接跳过4nm。
尽管台积电和三星在2nm-3nm市场相互竞争，但英特尔并不在意，仍然坚持在14nm和10nm工艺上进行研发。
台积电和三星追求最先进工艺，正是因为想要在世界先进工艺领域展开竞争。
目前，台积电在2nm工艺上取得了重大突破，三星可能会失望。
